PNPトランジスタ安全動作領域と突入電流制限について

回答(7)再出
負荷のスイッチング電源に供給する定常的な最大電流は如何ほどですか？
回路設計、素子の選定などの適否を判断するには、負荷電流の情報が不可避です。

ご自身の勉強のためにQ&Aサイトをご利用になることは大いに結構ですが、Q&Aサイトの回答に従って製品設計を行って品質トラブルが起きても、Q&Aサイトの運営者・回答者は全く責任を負うことができないことをご理解下さるようにお願いします。

＞シミュレーションでは1.5Aの突入電流が400mAまで抑えれそうということでしょうか。
パルス幅も10ms以内でしょうか。

Q1をオーバードライブの程度を抑えれば、突入電流を400mA程度には抑えられそうです。

＞パルス幅も10ms以内でしょうか。
負荷側の性質がご提示の情報だけでは不明確なので確実なことは言えませんが、突入電流の主因がコンデンサへの充電電流であれば、電流ピークを抑えれば幅は広がります。

いずれにしてもQ&Aサイトの回答では、設計検証のデータとして認められないでしょうから、実機を使ってご自身で検証するようにお願いします。アナログ回路なので、条件次第で数値は相当の幅で変化することを想定して下さい。

回答(1)(4)再出
プリント基板を修正しないと対応できないとの悲観的な見通しを回答したが、本当に対応が不可能なのか、回路定数を点検してみました。
結論から先に言うと、直流設計が全面的に不適切と感じます。

1) Q1が過度にオーバードライブされています。
　Q1のベース電流を決めるのがR4ですが、3kΩではベース電流が7mA以上になります。定常負荷電流がどれほどか不明ですが、仮に100ｍAとすれば、Q1のhFEminは100程度見込めますから、ベース電流は1ｍA流せば足ります。オン状態のVCEを十分に低くするために、ある程度のオーバードライブは必要でしょうが、2mAも流せば十分でしょう。という訳で、R4＝10kΩ程度とすることがいいでしょう。

2) R3の値が過大です。
　R3の役割は、R5を通じて流れる電流をバイパスして、Q1を完全にオフの状態に保てるようにすることです。R5＝22kΩとすると、約1mAの電流が流れますので、R3に1mA流れたときに両端に発生する電圧（＝Q1のベース・エミッタ間電圧）を、0.6Vよりも低くできるような値を選定します。R3＜0.6V÷1.0mA＝600Ωとする必要があるので、ある程度のマージンを考慮して470Ωのような値を選定します。

3) Q2のベース回路に流している電流が無駄に多いようです。
　この課題は、深刻な問題ではありませんが、R5=100kΩ、R6＝10kΩ程度に変更した方がいいでしょう。

4) 3)でR5＝100kΩに変更しましたので、流れる電流は0.23mA程度。R3＜0.6V÷0.23mA＝2.6kΩとする必要があるので、ある程度のマージンを考慮して1.5kΩのような値に選定しなおします。

上記のような直流設計の定数変更を行うと、Q1のhFEを最大200と見積もってもコレクタ電流は、シミュレーションの結果、400mA程度以内に抑制できます。この設計変更だけで、ほぼ、安全動作領域内の動作が得られます。

さらに、そのうえでC2=100μF程度以上にすればQ1がオフからオンに遷移する時間を延ばせるので、安全側の設計となります。

最初の回答で効きが悪いと申し上げましたが、Q2ベース回路のC2による時間制御は、オフからオンへの遷移時間よりも、オンになるタイミングを遅延させる作用の方が大きいことを申し添えておきます。
C2=100μFの場合、電源投入からQ1がオフ状態を保つ時間が約400ms、オフからオンへの遷移時間が40ms弱の結果でした。

R1,R2のゼロオーム抵抗の個所は、1005サイズですか。
もちろんインチじゃなくてミリ表記の1005ですよね。
そこで何か対策を打つのは、かなり厳しいでしょうね。
元々、ゼロオームを挿入した理由は、そこで何か対策出来るようにするために入れておいたのではなく、回路を切り離す目的だけのゼロオームだったということですかね。
1005サイズだと、NTCサーミスタという手も困難ですし。

後段の負荷がDC-DCコンバータで、更にフィルター回路もあるということでしたら、突入電流があるのも仕方ないのですが、この回路はスロースイッチングさせる目的で入れられているんでしょうか？
その目的が達成できていなくて、回路定数を追い込むことで何とか対処したいなら、LTspiseなど無償の回路シミュレータもありますので、シミュレーションで追い込んでみてはどうかと思います。
もちろん、現状の測定結果と、同じ回路をシミュレーションしてみて結果が合致するかを確認してからになりますが。
実際に使っている素子自体のシミュレーションモデルが見つからなくても、類似の部品でシミュレーションすれば、近い値が得られると思います。

なお、基板の設計変更は出来ないとされていますが、本当に設計変更しないで対策する方がよいのかは、よく考えるべきです。

どのくらいの数を生産する基板で、製造済み生基板が何枚、実装済み基板が何枚あって、納期がどの程度なのかは全く分からないので、そこは御社内で方針を決めるべきだと思いますが、場合によっては実装済み基板だって捨ててしまった方が結果的には安くつくこともあります。

例えば、かなり強引な手法としては、1005サイズのパッドからリード線を引き出して、ラジアルタイプのディスク型パワーサーミスタに接続し、そのパワーサーミスタは高耐熱のシリコンボンドで固定する、なんていう改造もあり得ます。
しかし、その方法をやると判断するかどうかは、改造のロスコストや納期、品質と、設計変更の場合のロスコストや納期を天秤にかけて判断することになると思います。

他の方が回答されているように、DC-DCコンバータ側の制御でON/OFFした方がスマートに出来るんじゃないかとか（そもそものスイッチングの目的が我々回答者側にはわからないので、何とも言えませんが）他の方法を検討することも含めて、総合的な判断をするしかないと思います。

回答(1)再出
プリント基板はもう修正できない・・・トランジスタのパッケージはPW-miniに限定できない・・・・もっと安全動作領域の広いトランジスタはパッケージが大きくて実装できない・・・・自由度があるのはゼロオーム抵抗の箇所・・・・0.25Wサイズ抵抗器を実装できるパッドでは、電力損失によって温度上昇が過大になる可能性がある

上記のように考えると、手詰まり感が強いですね。
製品としての貴社の品質目標に合致するためには、プリント基板は修正できないという前提を取り払った方がよいのではありませんか？

また、負荷であるスイッチング電源のON/OFF制御であれば、電源電流をON/OFFするスイッチング回路を設けるよりも、スイッチング電源の制御回路をON/OFFするようにしたら、もっとずっとスマートな回路ができそうです。

回り道に感じると思いますが、ご質問の回路の目的を本質を追究して、多様な選択肢から最適な解を選択した方がよさそうに感じます。