Dフリップフロップのクロック現象について

質問者の方の実験方法がわかりませんが、
10回のうち4～5回と言うことですので、もしかして、
・押しボタンSWとかトグルSW + プルアップ抵抗などでclockを作り、D-FFに与えている、
　ということはないでしょうか?
・あるいは、とてもゆっくりとした変化のクロック信号を入れている、ということはないでしょうか?

セットアップ時間やホールド時間も大事だと思いますが、
そもそものclockがバタついている可能性が高そうに思います。(根拠はありませんが)

D-FFに限らず、エッジで動作する信号に、ダラーっとした信号を使うと、
H/Lの境目で出力がバタバタしますのでよくないですので、
HC14などのシュミットトリガもので波形をシャキっとさせてから使うといいです。

また、メカニカルスイッチで作った信号をclockとして使うと、
必ずチャタリングが入っていますので、CRでダラーっとさせてから、
やはHC14などでシャキッとさせます。

いずれにしろエッジ入力の端子はデリケートですので、注意したいものです。

気になる点は2点です。
１、ANo3、ANo7さんのおっしゃる、セットアップ・ホールドが守られているか
２、ANo4さんのおっしゃる、入力ピンをオープンにしている

１、
セットアップ・ホールドが守られていないとメタステーブルが発生して、正常に出力されない可能性があります。
http://homepage1.nifty.com/x6/elecmake/parts/logic/logic2.htm

データ変化点でクロックにヒゲが乗っている場合も同じ考えで正常に動作しません。


２、
C-MOSデバイスは入力がオープンだと不安定になり、ラッチアップを起こす可能性があります。
http://www.recruit-rds.co.jp/terasan/2006/08/post.html

回答（３）JOさんの回答にもありますが、
”クロックとＤ入力が同時に入力されるような書き込みにも取れますが？”これが怪しそう。で気になってリンク先データシート見たらセットアップ時間の数値はあるけどセットアップ時間のタイミングチャートが無い。
昔のTIには全部載ってたけど今じゃ常識！？
でもデータシートで勉強する人もいるんだから是非載せて欲しいな！

出力をバッファせずに、長い配線やケーブル等で引き伸ばして別の入力に接続していたりしませんか？
フリップフロップの出力を引き伸ばすと、誤動作する事があります。
その場合はバッファーを入れてください。

Ｄ入力端子，ＣＬＫ端子をオシロでみるとわかります。
入力にSWを使ってたら、チャタリングが影響していることも考えられます。
（回路によります）
CLRはどうしてますか？