プッシュプル回路の破損と破損原因の解析

毎度ＪＯです。
プッシュプル回路
http://upload.wikimedia.org/wikipedia/commons/thumb/4/40/Depp.svg/286px-Depp.svg.png

私も　＃１と同意見です
とするならばFETはDC50V～DC140の間の電圧で破損している事に成ります
DC50Vは「偶然に動いていた」に過ぎず、破損してもおかしく無かった電圧と考えるべきです

耐圧超過による損傷で有るなら、先ずはオシロで電圧の観測が必要です
どの程度の電圧が掛かっているか確認して、取り合えずの解決策は
１）耐電圧の高いFETに変える
http://akizukidenshi.com/catalog/g/gI-08419/

２）スナバ回路を挿入して瞬間的な電圧の上昇を抑える
http://www.maximintegrated.com/jp/images/appnotes/3835/3835Fig02.gif
スナバ回路の時定数は、駆動周波数100kHz=10μsより短くする


ところで「駆動周波数100kHz」と有りますがどの様なトランスをお使いですか？

Q＆Aに投稿するよりも、オシロスコープを回路に繋いで、徹底的に波形
観測する方が、速く、確実に問題解決に近づくと思います。

そういって突き放してしまったら身も蓋もないので、ご質問の中で
気にかかったところをお知らせします。

＞センターの電源を安定化電源のDC50Vを使用しているときは
＞正常に動作していましたが、AC100Vを平滑化してDCに変換したものを
＞使用し始めてから、FETが破損する

AC100Vを平滑化してDCに変換した電源が、AC100Vをコンデンサインプット
整流回路でDC化した電源を意味するなら、DC電圧のピーク値は、約140V
です。出力トランスを使ったプッシュプル回路ですから、一方のFETが
ONするとき、他方のOFFを保っているFETには、電源電圧の2倍の電圧が
加わります。リンギング等を無視した動作原理上140V×2＝280Vの電圧
が加わるということです。現実には、電圧波形にはある程度のリンギング
又はオーバーシュートが生じるでしょうから、FETの耐圧である300Vより
高い電圧が加わることが容易に想定できます。

というような“想像”からすると、まずは素直に耐圧超過による破壊を
疑ってみることをお勧めします。

次には、2個のFETが同時ONする動作が起こっていないか、更にはturn ON
turn OFF時に、ASO（安全動作領域）を超過するV-I軌跡を辿っていないか
などについて、順次動作波形を確認していくことが一般的な手順と思います。

オシロスコープのトリガ機能をよく理解して、電圧信号と電流信号の情報を
組み合わせて、ASOを超過した際に波形データを記録するように設定すれば
破壊の瞬間の動作波形を高い確率で記録できると思います。破壊に至る
動作波形を把握できれば、確実な原因追及が可能です。

＞トランス：市販のコアに私が手巻きで製作したものです

トランスを設計・製作できる技術力があ持ちであれば、
トランスの巻数を変えた場合に、回路動作の挙動がどのように変化するか
観測することが容易ですね。また、リーケージインダクタンスが、スイッ
チング波形に対してどのような影響を与えるか、ある程度予測を立てるこ
とができると思います。　　

ご健闘を祈ります。
また、観察結果について、更に疑問があれば、遠慮無くご質問下さい。