サポートシェアリングソリューション
OKWAVE Plus

このQ&Aは役に立ちましたか?

ベストアンサー
困ってます

VHDL 多重(?)階層の作り方

2019/08/21 11:48

top_Aというモジュールは下位モジュールとして
A1、A2、A3というモジュールを内包しているものとします。

top_Bというモジュールは下位モジュールとして
B1、B2、B3というモジュールを内包しているものとします。

ここで
top_Cというモジュールを作って

top_C
component top_A
component top_B
・・・といった感じに階層を重ねていってよいのでしょうか?
教えてください。

質問者が選んだベストアンサー

ベストアンサー
2019/08/21 20:22
回答No.1

 何回層に重ねても、何ら問題はありません。
 最終的に、電子回路の形になったときは、下位階層に書いた回路も、全部フラットな形で展開されますから。

お礼

回答ありがとうございます。

2019/08/22 07:54

このQ&Aは役に立ちましたか?

この質問は投稿から一年以上経過しています。
解決しない場合、新しい質問の投稿をおすすめします。

質問する

関連するQ&A

お礼をおくりました

さらに、この回答をベストアンサーに選びますか?

ベストアンサーを選ぶと質問が締切られます。
なおベストアンサーを選びなおすことはできません。