このQ&Aは役に立ちましたか？
コンパレータにFETを接続したら...
2023/10/20 14:23
- 正帰還抵抗を入れたコンパレータ(オープンコレクタ型)にソース接地をしたFET(Nチャン)を接続したら、ヒステリシス幅が変化しました。
- FET未接続状態ではヒステリシス幅は20mVであり、FET接続状態ではヒステリシス幅は400mVになりました。
- FETへはゲート-ソース間に10kΩの抵抗を入れています。この現象についてご意見をお願いします。
コンパレータにFETを接続したら...
2020/07/30 17:17
よろしくお願いします。
正帰還抵抗を入れたコンパレータ(オープンコレクタ型)に
ソース接地をしたFET(Nチャン)を接続したら、ヒステリシス幅が変化しました。
変化の度合いは以下です。
FET未接続状態...ヒステリシス幅(コンパレータへの+入力 -入力の差)=20mV
FET接続状態.....ヒステリシス幅(コンパレータへの+入力 -入力の差)=400mV
ちなみに、FETへはゲート-ソース間に10kΩの抵抗を入れています。
この様なこと起きて当た前なものでしょうか?
ご意見、お願いします。
回答 （2件中 1～2件目)
添付図のような回路ですか。文章だけでは分かりにくいので図で示したほうがいいです。
(2)の回路では、コンパレータのHレベルはR6とR7で分圧されて、(1)よりも下がるので、ヒステリシス幅は当然変わります。ただし、ヒステリシス幅が小さくなる方向です。
FETのゲート－ソース間になぜ抵抗を入れるのでしょうか。コンパレータのHレベル出力電圧が、ゲート－ソース間の耐圧を超えるために分圧するのであれば、R7 >> R6 として、R7のところで分圧すべきです。そうすればヒステリシス幅の変化を小さくできます。
このQ&Aは役に立ちましたか？
この質問は投稿から一年以上経過しています。
解決しない場合、新しい質問の投稿をおすすめします。
下の図の10kΩが有るときと無い時でヒステリシスが変わりますかというご質問なんですから変わると思いますよ。正帰還とは出力電圧の影響を入力端子に加えますが10kΩの有無によって出力電圧の幅が変わるだろうということは回路を文字ではなく図で考える人には思い当たるところです。
